# ® 日本国特許庁(JP)

⑩特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平2-124629

@Int. Cl. <sup>8</sup>	識別記号 庁	内整理番号	48公開	平成2年(1990)5月11日
H 03 K 17/04 G 06 F 3/00 H 03 K 17/16 17/687 19/094	E J D	8124—5 J 8323—5B 8124—5 J		
19/096	<b>B</b> .	8326-5 J 8326-5 J H 03 8214-5 J 審査請求	K 19/094 17/687 未請求 請	D A fr來項の数 2 (全6頁)

**ᡚ発明の名称** バス駆動回路

**図特 顧 昭63-278869** 

20出 顧 昭63(1988)11月2日

**2**分発 明 者 五 十 嵐 初 日 出 東京都港区芝 5 丁目33番 1 号

D出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

四代 理 人 弁理士 内 原 晋

明 細 書

#### 1 発明の名称

・パス駆動回路

# 2. 特許請求の範囲

- (1) クロックダが "0" のときボンしかつクロックダが "1" で書き込み信号Wが "1" のとき オンする第一のNMOSPETが電源とパスの間にあり、クロックダが "0" のときオフしかつ クロックダが "1" で書き込み信号Wが "1" のときオフする第二のNMOSPETがパスと接地間にあり、これによりパス出力回路を形成し、クロックダが "0" のときオンし "1" のときオフするPMOSPETが電源と読み出し場の間にあり、ゲートが "1" に固定された第三のNMOSPETが読み出し増とパスの間に接続され、前記読み出し場からパス信号を取り出す事を特徴とするパス駆動回路。
- (2) クロックダが 0 0 0 ときオンしかつクロッ

クタが"1"で書き込み信号Wが"1"のとき オンする第一のNMOSFETが電源とバスの間 にあり、クロックダが"0"のときオフしかつ クロックダが"1"で書き込み信号Wが"1" のときオフする第二のNMOSFETがパスと接 地間にあり、とれによりパス出力回路を形成し、 クロックダが"0"のときオンしクロックダが "1"で読み出し信号を放み出し対の関にあり、 クロックダが"0"のときオンしクロックダが "1"で読み出し信号を放み出しが "1"で読み出し信号を放み出しが "1"で読み出し信号を放み出しが、1"のときオフする第三のNMOSFETが読み出し始とパスの間 に接続され、前記読み出し始からパス信号を取 り出す事を特徴とするパス駆動回路。

## 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はバス駆動回路に関する。

(従来の技術)

従来、との種のパス駆動回路は第4図に示すよ

**- 2 -**

うになっていた。

第4因に示すペス駆動回路は、クロックダがグ ートに入力されたPMOSFET M11 が電源とバ スの間につながりパスプリチャージ回路を構成し、 クロックダをインパーダL11を使い反転した信 号と、パス書を込み信号WをNOR回路L12を 使い論理をとった信号をNMOSFET M12のゲ ートに入力しパスとGNDの間にNMOSFET M12 をつなぎパス出力回路を構成する。一方パ ス信号の読み出し回路は、通常のタロックトイン ∠- 

∠ (PMOSFET M13, M14, NMOSFET) M15,M16で構成されている。)の入力がパスに つたがりコントロールゲートの PMOSFBT M13 には銃出し信号RがまたNMOSFET M16 には RをインパータL15で反転した信号が加わりと のクロックドインパータの出力にはラッチ回路が つながっている。

第3図は動作説明図であり、各トランジスタの 状態を示している。

まずパスプリチャージ期間はパスを" 1 ″ にブ ー 3 ー

きくする。するとドレイン容量も大きくなってし まり

実際にはパスの容量のかなりの部分をとのドレイン容量が占めている。との時のパスの容量をCとするとことに書えられている電荷Qは

$$\mathbf{Q} = \mathbf{C} \times \mathbf{V_p} \qquad \cdots \qquad (1)$$

となる。この電荷QはNMOSFET M2のドレイン電流-電圧特性で決まる電流 I<sub>D</sub> に従って放電される。

$$-\frac{dQ}{dt} = -I_D \quad \cdots \qquad (2)$$

(2)式に(1)式を代入し整理すると

$$d t = C \frac{d V_{D}}{1_{D}}$$

$$\therefore T = C \int_{0}^{V_{D}} dV \cdots (3)$$

パスの統出し国路は CMOSインパータの論理しき い値つまり約  $V_D$ /2 の所で判定しているが  $V_D \sim V_D$ /2 の間では  $I_D$  はほぼ一定であり、従って(3) 式は

リチャージする為クロックダが"0"の間PMOS PET M11をオンさせNMOSFET M12をオ フさせている。ペス出力回路はクロックダが"1" で書き込み信号Wが"0"の時のみNMOSFET M12をオンさせパスを"0"にしている。

既み出し回路は読み出し信号。 R が " 0 " の時 選択されたクロックドインパータが開きパスのデ ータをラッチへ伝える。 なお読み出し信号 R が " 0 " になるのはクロックダが " 1 " の場合に限 られる。もし読み出し信号 R が " 1 " の時は非選 択の状態でクロックドインパーターは閉じパスの 電位に関係なくデータは以前の状態をラッチし続 ける。

パス駆動回路はパスの電位を電源電圧 V<sub>D</sub> 塩プリチャージするので出力回路から "0" か出力されパスが "0" ヘディスチャージされる時間に限界がある。

パスには多数のパス出力回路がつながっているが、前述のように少してもディステャーツの時間を短くしようとNMOSFET M12の大きさを大

- 4 -

$$T = \frac{C}{I_D} \times (V_D - V_D/2) \cdots \cdots (4)$$

となりディステャージ時間Tを早めるにはCを小さくするか In を大きくすれば良いが前述の選由により無理であり、またプリテャージレベル Vn を下げれば何様に早くなるがCMOSインメータの論理しきい位 Vn/2 は変わらない。ここでパスアクティブ期間でパスが「1"を出力する時はパスの浮遊容量のみでとの「1"レベルを維持するととになる。

一般のICではパスは何本もありその他クロック等の信号線が数多くある為とのパスのよりな保持ラインはノイズが乗る為ブリチャージレベルと CMOBインパーターの論理しきい値の差を締める と興動作するので締める事ができない。

(発明が解決しよりとする課題)

・上述した従来のパス駆動回路は、動作速度が遅 く、対ノイズ性が悪いという欠点があった。

〔課題を解決するための手段〕

第1の発明のパス駆動回路は、クロックタが

"0"のときオンしかつクロックダが"1"で書き込み信号Wが"1"のときオンする第一のNMOSPETが電源とパスの間にあり、クロックダが"1"で書き込み信号Wが"1"のときオフする第二のNMOSPETがパスと接地間にあり、とれによりパス出力回路を形成し、クロックダが"0"のときオンするPMOSPETが電源と読み出し端の間にあり、ゲートが"1"に固定された第三のNMOSPETが読み出し端とパスの間に接続され、前記読み出し端からパス信号を取り出するとを含んで構成される。

第2の発明のパス駆動回路は、クロックダが "0"のときオンしかつクロックダが"1"で書き込み信号Wが"1"のときオンする第一の NM OSFETが電源とパスの間であり、クロックダが "0"のときオフしかつクロックダが"1"で書き込み信号Wが"1"のときオフする第二の NM OSFETがパスと接地間にあり、これによりパス 出力回路を形成し、クロックダが"0"のときオ

**-7-**

次にゲートにクロックダが入力されソースが電像につながっているPMOSPET M3のドレインと、ゲートが電源、ソースがベスにつをがっているNMOSPET M4のドレインが接続し、とこにPMOSPET M5,M6,NMOSPET M7,M8で構成されるクロックドインパータの入力が接続され、出力にはインパータし5,L6で構成されるラッチ国路が接続されている。

なおクロックドインパータを構成するPMOSPBT M5 とNMOSPBT M8 には読み出し信号RとそれをインパータL7で反転した信号を加える。と のようにして読み出し回路が構成されている。

次にこの四路の動作を第2図を用いて説明する。 まずパスプリチャージ期間はパスを"1<sup>\*</sup>"にプ リチャージする為タロックダが"0"の間NMOS PET M1 と PMOSFET M3をオンNMOSFET M2をオフさせている。ことでプリチャージする レベルを"1<sup>\*</sup>"と奨配した理由は第2図に示され る。

パス出力回路はタロックダが『17 で書き込み

ンしクロッタダが"1"で読み出し信号Rが"0"のときオフするPMOSPBTが電源と読み出し始の関にあり、タロックダが"0"のときオンレクロックダが"1"で読み出し信号Rが"1"のときオフする第三のNMOSPETが読み出し場とバスの間に接続され、前記読み出し場からバス信号を取り出す事とを含んで構成される。

#### (実施研)

次に、本発明について図面を参照して説明する。 第1図は本発明の第1の実施例を示す図路図で ある。

書き込み信号WをインパータL1で反転したものとクロックダとをNAND回路L3で論題を取り、ドレインが電源にソースがパスにつながった NM OSFET M1のゲートに入力する。さらにクロックダをインパータL2で反転したものと書き込み信号WとをNOR回路L4で論理を取り、ドレインがパスにソースが接地されたNMOSFET M2のゲートに入力する。以上の様にパス出力回路が構成されている。

**-8-**

信号₩が \* 0 \* の時のみM 2をオンさせパスを \* 0 \* にしている。

読み出し回路は読み出し信号豆が"0"の時パスのデータをラッチに伝える。なか豆が"0"になるのはクロックタが"1"の場合に扱られる。

クロックドインパータの入力にPMOSFET M3, NMOSFET M4で構成される回路はレベル 変換回路でパスのレベルは"1\*"←→ "0"の間を変化するが"1\*"のレベルが電源よりもPMOSFET のしきい値より低いと本来"1"が入力されればオフするはずのPMOSFET M6がオンし続け電流がこのタロッタドインパータに洗れてしまう。

ところがパスには通常数多くの競み出し国路が つながっている為金体では過大な電力を消費して しまうと言う事を防ぐ為、プリチャージ期間はク ロックドインパータのゲートは"1"にプリチャ ージしている。またこの時パスはM4を通しM1 と同じように"1\*"にプリテャージしている。

パスアクティブの期間はクロックダが"1"で

NMOSFET M1及びPMOSFET M3はオフし、 もし書き込み信号Wが 0 0 の時はNMOSFET M1 が再びオンレパス電位を 1\*\*に維持しWが 1 0 の時はNMOSFET M1がオフ、M2がオ ンレパスを 0 7 にする。

なお読み出し回路が選択された場合(B=0)に はクロッタドインパータが開きラッチへ信号が伝 わるが非選択の時(B=1)はクロックドインパー タ閉じてしまいラッチのデータが保持される。

パスを高速にするには(4)式を見ればわかるよう にCを小さくするか 1<sub>D</sub> を大きくすれば良いが実 際にはできない事を前に述べた。

しかしとれ以外に  $V_{D}$  を下げればTを短くする事ができる。但しCMOS回路は  $V_{D}$  を下げるとスィッチングスピードが遅くなる性質をもっているので単純には下げられない。

本発明はこの点に注目してパスの電位のみ通常 の電源より低くしパスの完放電時間を短くすると 共に読み出し回路、書き込み回路の電源は以前の 通りのままでことでのスピード劣化がおきないよ

-11-

 $M_{26}$ , NMOSFET  $M_{27}$ ,  $M_{28}$ で構成されるクロックドインパータに入力されこの出力はインバータL5,  $L_{6}$ で構成されるラッチに入力される。

次にとの動作を第2個を用いて説明する。

まずパスプリテャージ期間はパスを"1<sup>\*</sup>"にプリチャージする為クロックダが"0"の間NMOS PET M1,M24,PMOSFET M23をオンさせ ている。

パス出力回路の動作は第1の実施例と同じ、読み出し回路は読み出し信号Rが"0"の選択時 PMOSFET M23をオフ、NMOSFET M24 をオンさせM26~M28で構成されるクロックド インパータを開きラッチにパスの信号を伝える。

もし読み出し信号Rが"1"で非選択の時は
NMOSFET M24 はオフしPMOSFET M23,
NMOSFET M24 のドレイン容量及びクロック
ドインパータの入力容量をパスから切り離す。

通常パスは1ヶ所のみ選択される為パスの容量 が減りその分だけ高速にスイッチングする事がで きるようになる。 りに考えられている。

\*1\*\*のレベルはバスの書き込み信号により
NMOSFRT M1がオンして出力しているもので
とれによりパスのインピーダンスは従来の電荷を
保持するものにくらべ大幅に低下している。との
為従来問題となっていたIC内部で発生するノイ
メの影響はほとんど受けない。

新3図は本発明の第2の実施例を示す回路図である。

パス出力回路は第1の実施例と同じであり、就 み出し回路はクロックダをインパーダL8で反転 した信号と読み出し信号RとをNOR回路L9で 論理をとった後ソースを電源につないだPMOSFET M23 のダートに入力する。PMOSFET23のド レインはNMOSFET M24 のドレインとつなが りソースはパスにつながっている。

NMOSFET M24 のゲートにはクロックダと 読み出し信号 をNAND回路L 1 0 で論理をとっ た信号を加えている。そしてPMOSFET M23 とNMOSFET M24 の接続点からPMOSFET

- 1 2 <del>-</del>

クロックドインパータはPMOSFETが1つ少ないが、とれは読み出し信号が"1"の時はクロックドインパータの入力が常に"1"である事が保証されているのでPMOSFET M26 は必ずオフになるから省略したもので普通のクロックドインパータを使っても良い。

#### (発明の効果)


以上説明したよりに本発明によれば三貫高速で動作するパス駆動回路が実現でき高速の CMOS集 機回路に使用できると言う効果がある。また従来は浮遊容量のみでパスのハイレベルが維持されていたのに対し本発明はDCレベルを出力しているので対ノイズ性に優れるという効果がある。


### 4. 図面の簡単な説明

第1 図は本発明の第1の実施例を示す回路図、 第2 図は第1 図の動作説明図、第3 図は本発明の 第2 の実施例を示す回路図、第4 図は従来の一例 を示す回路図、第5 図は第4 図の動作説明図であ M1,M2,M4,M7,M8,M12,M15,M16, M24,M27,M28… NMOSFET、M3,M5,M 6,M11,M13,M14,M23,M26… PMOSF ET、L1,L2,L5,L6,L7,L8,L11,L13, L14,L15…インペータ、L3,L4,L9,L10, L12…論理国路。

代理人 弁理士 内 原 晉







			Mı	M2	Мз	M4	M5 M8	Mzi	M24	M28
バスアンチャージ期間(0=0)										
バスアクライブ 期間	層切	ハス=0	Off	072	Off	on	on	Off	on	on
		ハス=1	Oπ	Off	Off	ON	on	Off	on	on
$(\emptyset=1)$	非選択	(R-1)	*	*	on	on	Off	on	Off	Off

\* 不定 但LM1,M2共COTはない。

第 2 図